ISP/CFA/cfa.v

12 lines
148 B
Verilog

`timescale 1 ns / 1 ps
`default_nettype none
module cfa
#(
parameter IM_WIDTH = 1936;
parameter IM_HEIGHT = 1088;
)(
);
endmodule