FPGA_WebLab/TODO.md

TODO

1. 后端HTTP视频流

640*480, RGB565 0x0000_0000 + 25800

2. 信号发生器界面导入.dat文件
3. 示波器后端交互、前端界面
4. 逻辑分析仪后端交互、前端界面
5. 前端重构
6. 数据库 —— 用户登录、板卡资源分配、板卡IP地址分配